転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です
部署・役職名 | 【兵庫/WEB面接可】LSI(FPGA、デジタル/アナログASIC)の回路設計、及び開発取りまとめ【設計システム技術センター】 |
---|---|
職種 | |
業種 | |
勤務地 | |
仕事内容 |
●採用背景 当社の製品に搭載されるLSI(FPGAやASIC)は、高性能化・小型化・低消費電力化のキーパーツであり、その役割はますます重要になってきています。さらに、昨今の半導体需給ひっ迫があるなか、当社製品の安定供給という社会的責任の観点からも、自社のLSI開発力をさらに強化していくことが求められています。 こうした中、当社の製品開発部門と密接に連携しながら、LSI開発を主導できる人材が求められている状況につき、LSI開発分野で活躍したい人材を募集します。 【設計システム技術センターとは】 製品設計の生産性向上と設計品質向上を目的に、全国の製作所や研究所と連携して、製品の設計技術の開発、および、当社の製品設計を支援する全社横断の設計スペシャリスト集団です。 ●業務内容 ①FPGAやASICの仕様策定、開発とりまとめ ②デジタル回路設計・検証 ③アナログ回路設計・検証 ●具体的には 当社製品に搭載されるFPGAやデジタル/アナログLSIの回路設計、設計プロセス改善に取組み、当社製品の付加価値向上に貢献する役割を担当します。 ■デジタル回路設計技術者 VerilogおよびSystemVerilogを用いたデジタル回路設計検証を主として、ASIC/FPGAの仕様設計や開発管理含めた開発全般に関わる業務を担当して頂きます。 ■アナログ回路設計技術者 EDAツールを用いたアナログ回路・レイアウト設計を主として、ASICの仕様設計や開発管理、テスト開発を含めた開発全般に関わる業務を担当して頂きます。 ●使用言語、環境、ツール、資格等 ■デジタル回路設計技術者 ツール:Siemens/Synopsys/Cadence、AMD-Xilinx/Intel/Lattice/Microchipのうち2種以上 言語:Verilog/SystemVerilog/C ■アナログ回路設計技術者 ツール:Cadence社EDA ●組織のミッション ■LSI応用技術推進部 システム視点で高性能化や小型化を実現する最適なLSI(FPGA/ASIC)の開発とLSI開発プロセスの改善。 ■LSIシステム設計応用技術G システム設計におけるASIC/FPGA/マイコン等の半導体キーデバイスの設計及び活用。 ■デジタル回路機能集約技術G 大規模デジタルLSIの開発及び設計プロセス改善。 ■アナログ回路集積化技術G アナログ・デジタル混載LSIの開発及び設計プロセス改善。 ●業務の魅力 当社製品のキーパーツであるASIC/FPGAの開発を通して、製品開発部門と密接に連携しながら様々な製品の開発に携わることができます。 ●製品やサービスの強み 当社は「家電から宇宙まで」さまざまな競争力のある製品を開発しています。当社の製品開発部隊と密接に連携しながらLSI開発に携わることができます。 ●想定されるキャリアパス 入社後は現在開発中のLSIの設計業務に携わっていただきます。その後、LSI設計プロセスの改善や、当社製品に適したLSIの提案活動などを行っていただくことを想定しています。 ●職場環境 残業時間 :月平均20~30時間/繁忙期45~60時間 出張:有(月1回程度、業務内容によっては長期出張あり) 転勤可能性:有(※個人によりますため、詳細は面談の中で適宜ご説明差し上げます。) リモートワーク:有(週3日程度利用可能)※当社制度対象に該当し、上長の許可を得た場合 中途社員の割合:約20% 【変更の範囲】 会社の定める範囲(※) ※業務の都合によっては会社外の職務に従事するため出向又は転属を命じることがあります。 |
労働条件 |
【勤務条件】 ■雇用形態:正社員 ■試用期間:3ヶ月(試用期間中の労働条件変更無) ■賃金形態:月給制 ■月給:236,000円~ ■想定年収:400万円 ~ 1060万円(経験・役割等による) ■時間外割増金:有(時間外時間に応じて支給。深夜勤務、休日割増金についても、所定の割合にて支給あり。) ■賃金改定:年1回(4月) ■賞与:年2回(6月・12月) ■退職金:有 ■社会保険:雇用保険、労災保険、健康保険、厚生年金保険 ■各種手当:通勤手当(会社規定に基づき支給)、扶養手当、外勤手当、など 【就業時間】 ■就業時間:8:30~17:00 ■所定労働時間:7時間45分(休憩45分) ■フレックスタイム制:有 ■コアタイム:11:15~14:00 ※コアタイム有フレックスタイム制対象者のみ該当 【休日】 ■年間休日:127日(2022年度実績) ※内訳:土曜/日曜/祝日、GW、夏季、年末年始など(会社カレンダーに準ずる) ■年次有給休暇:20日~25日 ※入社時より付与。付与日数は入社日により変動(4~20日)。 ■その他:チャージ休暇2~4日(30歳、40歳、50歳到達年) 【その他】 ■福利厚生:寮、社宅、家賃補助制度、財形貯蓄、住宅融資、社員持株会、 社員互助会、保養所、契約リゾート施設、スポーツ施設など 【勤務地変更の範囲】 会社の定める場所 ※業務の性質等に応じリモートワー クを認める場合は、リモートワークを行う場所(自宅等)を含む。 |
応募資格 |
【必須(MUST)】 LSIの設計開発職として3年以上の経験■デジタル回路設計技術者 【必須】 ・VerilogなどHDLでの3年以上の設計経験 ■アナログ回路設計技術者 【必須】 ・基準電圧源回路、オペアンプ、ADC/DACなどのアナログ回路設計経験 【歓迎(WANT)】 ・英文仕様書の読解が可能なレベルの英語力・LSI開発のリーダー経験 ・MATLABなどを用いたモデルベース設計経験 ・LSIの出荷テスト開発経験 ・LSIの不具合解析経験 ●求める人物像 ・自ら主体的に開発提案を行い、達成意欲の高い方 ・新しいことに対してチャレンジ意欲の高い方 |
受動喫煙対策 | 屋内禁煙 |
更新日 | 2024/10/08 |
求人番号 | 2689989 |
採用企業情報
転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です