転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
| 部署・役職名 | 半導体設計エンジニア（マネージャー候補） |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
福利厚生充実／大手取引先多数／自社開発50％以上／エンジニアファーストの社風 【職務概要】 半導体製品（デジタル／アナログ）の開発におけるフロントエンド、ミドルエンド、バックエンドの設計に及ぶテスト／法科業務等、ご経験や適性に応じていずれかお任せいたします。 【職務詳細】 ■プレイヤー業務 デジタル：RTL設計／検証／タイミング検証／STA／DFT／P＆R／インプリ／FPGA アナログ：各種アナログIP設計／レイアウト／実験評価 等 ■マネジメント業務 メンバー育成：モチベーション管理及び、技術向上に向けて、オンラインや対面でコミュニケーションを取っていただきます ★備考 プロジェクト先に常駐して就業して頂きます。 主な常駐先は、ルネサスエレクトロニクス、ソニー、日立、東芝、キヤノン等大手半導体メーカーが中心です。 大手メーカー出身のベテランエンジニアからOJTを受けることができます。 |
| 労働条件 |
■年収：800万～1200万円 月給制：月額614500円 賞与：年2回 昇給：有 ■雇用形態：正社員 契約期間：無期 試用期間：有（6ヶ月（条件変更なし）） ■福利厚生： 通勤手当、引っ越し手当（規定有り）、転居支度金制度、退職金制度、産休・育休制度等 ■休日・休暇： 年間124日、土日休み、祝日休み、年末年始、夏期休暇、特別休暇等 ■勤務時間：9：00～18：00 休憩時間：60分 残業：有（全額支給） ※その他の詳細は面談時にお伝えします。 |
| 応募資格 |
【必須（MUST）】 【必須】・デジタルまたはアナログの設計経験 ・下記いずれかの使用経験 VerilogHDL、SystemVerilog、NC－Verilog、VCS、Design Compiler、DFT、Prime time、Quatus、Vivado、Virtuoso、Calibre、Spice、Perl、Tcl ・セルフスターター（主体的）である方 |
| リモートワーク | 不可 |
| 受動喫煙対策 | 屋内禁煙 |
| 更新日 | 2024/08/16 |
| 求人番号 | 3778764 |
採用企業情報
- 企業名は会員のみ表示されます
- 会社規模101-500人
この求人の取り扱い担当者
-
- ?
- ヘッドハンターの氏名は会員のみ表示されます
会社名は会員のみ表示されます
-
- コンサルティング IT・インターネット メーカー
-
- 【優秀なあなたにコンサルタント責任者が直接オファー】自身も転職経験者です。転職を進める上での希望や不安など様々な気持ちに寄り添いながらサポートしています。現在ではIT領域に加え、管理部門などのマネジメント職、製造・メーカー系の職種など幅広くサポートし、統括責任者を務めております。
- (2024/01/18)
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です