転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
【半導体設計のシニアエンジニア（課長クラス）】日本支店の立ち上げメンバー募集/世界的半導体大手企業との取引メイン/台湾本社
年収：応相談
採用企業案件
ゴールデンレイアウトテクノロジージャパン株式会社
-
- 会社規模非公開
- 半導体
| 部署・役職名 | 【半導体設計のシニアエンジニア（課長クラス）】日本支店の立ち上げメンバー募集/世界的半導体大手企業との取引メイン/台湾本社 |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
【職務概要】 シニアエンジニアとして、開発リーダーを担っていただきます。 【職務詳細】 ・弊社サービスが取り扱うシステムの設計/開発/テスト等の開発業務 ・開発メンバーのプログラムレビュー ・PdMと連携しながら開発進行を管理 ・システムの不具合・影響調査・改善計画の策定 ・プロダクトの戦略策定・企画・要件整理 ・若手技術者の教育 ・お客様との業務打合せ等、プロジェクトリーダーとしての業務 【会社紹介】 Golden Layout Technology（GLT）は、台湾にて2013年に創業し、アナログ、RF集積回路のレイアウト設計に精通したレイアウト品質を提供しています。 GLTは、豊富な経験を持つレイアウトチームを擁し、お客様のニーズに沿ったプロフェッショナル且つ、品質の高いレイアウトを提供いたします。 市場のグローバル化ニーズに対応するため、日本支社として2023年にゴールデンレイアウトテクノロジージャパン株式会社を設立いたしました。 【会社の魅力】 弊社は以下のことを強みとしております。 ・アナログ、RF等のレイアウト技術者が多数在籍 └短納期や小規模等の多種多様なレイアウト案件に対応可能 └大規模リソース案件にも対応可能 ・リーズナブルなレイアウト設計委託費用 └自社保有のメジャーツール活用による設計環境構築費用の低減 ・tsmc 3nm/ tsmc 5nmの最先端プロセスでの設計経験を保有 └FinFET：3nm、5nm、7nm、12nm、16nm プロセス └CMOS：28nm、40nm、55nm～90nm プロセス ・豊富なレイアウト実績と技術ノウハウ └アナログIP、メモリ、車載IC、電源IC、高圧電源IC、RFまで幅広い実績を保有 ・高設計品質・高設計効率 └自社製自動チェックプログラムによる高効率＆高品質レイアウト |
| 労働条件 |
【勤務時間】 9:00～1８:00（休憩60分） 【休日・休暇】 年間休日：123日 ・土日祝休み ・夏季休暇 ・GW休暇 ・年末年始休暇 【昇給・賞与】 昇給 年1回 賞与 業績により検討 【福利厚生】 健康保険、厚生年金保険、労災保険、雇用保険 |
| 応募資格 |
【必須（MUST）】 ・アナログレイアウト設計を5年以上経験・設計CAD（Virtuoso、Calibre）等使用経験があり、教育可能レベル 【歓迎（WANT）】 ・半導体業界でレイアウト設計職のご経験を5年以上されている方・プロジェクトリーダとしてチーム等の管理ご経験をされている方 ・英語または中国語が話せる方 【求める人物像】 ・成長事業に身を投じてみたい方 |
| アピールポイント | Uターン・Iターン歓迎 地域活性化事業 海外事業 完全土日休み 管理職・マネージャー |
| 受動喫煙対策 | その他 「就業場所が屋外である」、「就業場所によって対策内容が異なる」、「対策内容は採用時までに通知する」 などの場合がその他となります。面接時に詳しい内容をご確認ください |
| 更新日 | 2024/09/26 |
| 求人番号 | 3808859 |
採用企業情報
- ゴールデンレイアウトテクノロジージャパン株式会社
-
- 会社規模非公開
- 半導体
-
会社概要
【設立】2023年8月
【代表者】リン・チェン・チャー
【本社所在地】神奈川県横浜市中区山下町2
【その他事業所】福岡
【事業内容】半導体レイアウトの設計
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です